Hesaplamalı araştırma makalesi incelemesi

Analog Tümleşik Devre Tasarımı Optimizasyonu İçin Evrimsel Algoritmaların Performans Değerlendirmesi

Analog tümleşik devre (IC) tasarımı, dijital devrelerin aksine, yüksek düzeyde karmaşıklık, çok sayıda çelişen tasarım kriteri ve manuel deneyime olan bağımlılık nedeniyle otomasyona direnç göstermektedir. Kazanç, faz marjı, güç tüketimi, alan ve bant genişliği gibi parametrelerin eş zamanlı olarak optimize edilmesi gerekmektedir.

Makalenin anahtar kelimeleri

Yazar: Ria Rashid et al.
Yayın: Microelectronics Journal
Tarih: 2023-10-11
DOI: 10.1016/j.mejo.2023.105983

Makalenin Kapsamı ve Akademik İçeriği

Analog tümleşik devre tasarımı, karmaşık tasarım prosedürleri ve çok boyutlu kısıtlar nedeniyle dijital devre tasarımlarına kıyasla otomasyon süreçlerinde geride kalmıştır. Kazanç, bant genişliği, güç tüketimi ve alan gibi birbirleriyle çelişen parametrelerin en uygun şekilde belirlenmesi geleneksel olarak deneyimli mühendislerin manuel çabalarına dayanmaktadır. Bu süreci otomatikleştirmek amacıyla geliştirilen simülasyon tabanlı optimizasyon yöntemleri literatürde öne çıksa da, devre simülatörlerinin ardışık olarak çağrılması yüksek hesaplama maliyetlerine yol açmaktadır. Ayrıca, standart evrimsel algoritmaların çoklu çalıştırmalarda yüksek standart sapmalar sergilemesi ve yerel optimum noktalara erken yakınsaması, tasarım sürecinin güvenilirliğini ve verimliliğini olumsuz etkileyen kritik bir sorun olarak varlığını sürdürmektedir.

Bu çalışmada, söz konusu hesaplama maliyetlerini azaltmak ve algoritma yakınsamasını hızlandırmak amacıyla, dört farklı evrimsel algoritmanın (yapay arı kolonisi, genetik algoritma, gri kurt optimizasyonu ve parçacık sürü optimizasyonu) özelleştirilmiş ve paralel hesaplamayla desteklenmiş modifikasyonları önerilmektedir. Önerilen metodoloji; matematiksel devre modellerine dayanan bir parçacık üretici fonksiyonu (PGF), simülasyon doğruluğunu sağlayan bir hayatta kalma testi ve güncellenen çözümleri makul sınırlar içinde tutan bir sınır onarım fonksiyonundan oluşmaktadır. Geliştirilen değiştirilmiş algoritmalar (MABCO, MGA, MGWO, MPSO), 65 nm teknolojisindeki iki aşamalı Miller kompanzasyonlu op-amp ile 180 nm teknolojisindeki katlanmış kaskod op-amp olmak üzere iki devre topolojisinin alan minimizasyonu üzerinde test edilmiştir.

Yürütülen deneysel simülasyonlar ve istatistiksel analizler, önerilen sınır onarım ve parçacık üretim mekanizmalarının entegrasyonu sayesinde iki aşamalı op-amp testinde devre simülasyonu çağrılarında ortalama yüzde 69, katlanmış kaskod op-amp testinde ise yüzde 43 oranında bir azalma sağlandığını ortaya koymuştur. Değiştirilmiş algoritmaların tamamı standart versiyonlarına göre çok daha düşük standart sapmalar sergileyerek daha tutarlı ve optimum alan değerlerine yakınsamıştır. Performans değerlendirmeleri sonuçunda, paralel işlem desteğiyle çalışma süreleri önemli ölçüde azaltılan algoritmalar arasından değiştirilmiş yapay arı kolonisi optimizasyonu (MABCO) algoritmasının, çoklu çalıştırmalarda en tutarlı ve en iyi fitness değerini sunarak diğer algoritmalara kıyasla marjinal bir üstünlük sağladığı tespit edilmiştir.

Elde edilen sonuçlar, önerilen simülasyon tabanlı optimizasyon metodolojisinin analog tümleşik devre tasarımlarında yüksek hassasiyet ve kayda değer bir zaman tasarrufu sunduğunu doğrulamaktadır. Algoritmik modifikasyonların, parametre arama uzayını fiziksel devre sınırlarına göre dinamik olarak daraltması sayesinde optimizasyon süreçlerinin etkinliğini artırdığı görülmüştür. Bu çalışma, literatürde sıkça karşılaşılan yüksek simülasyon maliyetleri problemine paralel hesaplama ve akıllı sınır onarımı entegrasyonuyla pratik bir çözüm sunarak analog devre otomasyonu çalışmalarına katkı sağlamaktadır. Gelecekteki araştırmalar için transistör uzunluklarının da birer karar değişkeni olarak sisteme dahil edilmesi ve çok amaçlı optimizasyon problemlerine genişletilmesi gibi somut yönergeler sunulmaktadır.

Araştırmanın amacı

Bu çalışmanın temel amacı, analog devre boyutlandırma problemini hızlandırmak ve daha istikrarlı sonuçlar elde etmek için geliştirilen değiştirilmiş evrimsel algoritmaların (MABCO, MGA, MGWO, MPSO) performanslarını iki operasyonel amplifikatör topolojisi üzerinde karşılaştırmalı olarak değerlendirmektir(Rashid et al., 2023).

İnceleme ve modelleme yöntemi

Bu çalışma, analog entegre devre tasarımı için paralel hesaplama destekli, sınırları matematiksel modellerle belirlenen ve başlangıç popülasyonu özel bir PGF fonksiyonuyla üretilen değiştirilmiş evrimsel algoritmaların (MABCO, MGA, MGWO, MPSO) entegrasyonuna dayanan simülasyon tabanlı bir tasarım optimizasyon metodolojisi sunmaktadır(Rashid et al., 2023).

Kuramsal ve kavramsal çerçeve

Çalışma, popülasyon tabanlı meta-sezgisel arama stratejilerine dayanmaktadır. Matematiksel devre modellemesi yoluyla arama uzayını daraltan parçacık üretici fonksiyonu (PGF) ve güncellenen çözümleri uygulanabilir bölgede tutan onarım mekanizması kuramsal çerçeveyi oluşturmaktadır.

Makalenin ele aldığı literatür

Analog IC otomasyonunda geometrik programlama, Bayesyen optimizasyon, makine öğrenmesi destekli yöntemler ve standart evrimsel algoritmaların (GA, PSO, ABCO) sınırlılıkları ele alınmaktadır. Özellikle simülasyon tabanlı optimizasyon süreçlerindeki yüksek hesaplama maliyetleri ve yakınsama kararsızlıkları literatürdeki temel boşluklar olarak tanımlanmıştır.

Araştırma Tasarımı

Örneklem veya araştırma materyali: 65 nm teknolojisinde tasarlanan iki aşamalı Miller kompanzasyonlu operasyonel amplifikatör ve 180 nm teknolojisinde tasarlanan katlanmış kaskod operasyonel amplifikatör devre topolojileri.
Veri toplama süreci: Python tabanlı yazılan optimizasyon algoritmalarının, ngspice simülatör yazılımı aracılığıyla DC çalışma noktası, AC ve gürültü analizlerini içeren otomatik spice simülasyon çağrıları yapmasıyla toplanan devre performans verileri.
Veri analiz yöntemi: Farklı popülasyon boyutları ve iterasyon sayıları için 10 ardışık çalıştırma yapılarak elde edilen devre alanı, güç tüketimi ve gürültü değerlerinin en iyi, en kötü, ortalama ve standart sapma istatistikleri ile ortalama çalışma sürelerinin karşılaştırılması.

Alan OptimizasyonuEvrimsel AlgoritmalarOtomatik SınırlamaSpice Simülasyonu ÇağrısıParalel HesaplamaOperasyonel Amplifikatör

Araştırmanın Bulguları

MABCO algoritması, tüm popülasyon boyutlarında ve iterasyon senaryolarında, denenen diğer evrimsel algoritmalara kıyasla en düşük standart sapma ve en iyi alan optimizasyon değeri ile en kararlı sonuçları vermiştir(Rashid et al., 2023).

Geliştirilen PGF (Popülasyon Üretici Fonksiyonu) ve sınır onarım mekanizması, iki aşamalı Miller kompanzasyonlu operasyonel amplifikatörün tasarımında simülasyon çağrı sayısını ortalama yüzde 69 oranında düşürmeyi başarmıştır(Rashid et al., 2023).

Katlanmış kaskod operasyonel amplifikatör optimizasyonunda PGF ve sınır onarım yöntemlerinin kullanılması, her çalıştırmada simülasyon çağrı sayısını yüzde 43 oranında azaltmıştır(Rashid et al., 2023).

Paralel hesaplama mimarisinin optimizasyon algoritmalarına entegre edilmesi, aday çözümlerin bağımsız olarak değerlendirilmesini sağlayarak algoritmaların toplam yürütme sürelerini kritik ölçüde düşürmüştür(Rashid et al., 2023).

Bulguların Tartışılması ve Araştırmanın Sonucu

Bulguların Yazarlar Tarafından Yorumlanışı

Çalışmada elde edilen sayısal bulgular, geliştirilen evrimsel algoritmaların standart sürümlerine göre çok daha düşük standart sapma değerleri sunduğunu net bir şekilde ortaya koymaktadır. Yazarlar, standart algoritmaların çoklu çalıştırmalarda yüksek varyans gösterme zayıflığını, arama uzayını dinamik olarak kısıtlayan sınır onarım ve PGF fonksiyonlarıyla aşmıştır. Bu durum, otomatik devre boyutlandırmada istikrarlı ve güvenilir yakınsamanın önemine işaret etmektedir.

Geliştirilen PGF fonksiyonu basit transistor modelleri kullansa da başlangıç popülasyonunun rastgele yerine makul fiziksel sınırlar içinde oluşturulmasını sağlamaktadır. Yazarlar bu yaklaşımla, simülasyon doğruluğundan ödün vermeden ngspice çağrı sayısında yüzde 43 ila 69 arasında değişen kritik tasarruflar sağlamıştır. Bu durum, arama uzayının akıllıca daraltılmasının analog tasarım otomasyonundaki en büyük darboğaz olan hesaplama yükünü nasıl hafiflettiğini açıklamaktadır.

Yazarlar, elde ettikleri bulguları literatürdeki modern çalışmalarla ilişkilendirirken, önerilen yöntemlerin hem kısıtsız optimizasyondaki Bayesian yaklaşımlarla (MACE) hem de güç optimizasyonundaki çiçek tozlaşma algoritmalarıyla (FPA) rekabet edebildiğini vurgulamaktadır. Yapılan karşılaştırmalı analizler, geliştirilen MABCO ve MGA yaklaşımlarının, literatürdeki mevcut alternatiflere kıyasla daha verimli güç tüketimi ve daha küçük alan optimizasyon sonuçları sağladığını doğrulamaktadır.

Sonuç olarak, algoritmaların paralel hesaplama altyapısı ile desteklenmesi ve crossover/mutasyon süreçlerinin dinamik parametrelerle (limit ve alfa gibi) yönetilmesi, yerel minimuma takılma riskini en aza indirmiştir. Çalışmada sunulan metodoloji, sadece alan optimizasyonunda değil, aynı zamanda gürültü ve güç gibi çok kriterli analog tasarım problemlerinde de yüksek doğrulukla ve kayda değer bir zaman tasarrufuyla uygulanabilir bir çerçeve sunmaktadır.

Bulguların Önceki Araştırmalarla Karşılaştırılması

Önerilen değiştirilmiş evrimsel algoritmalar (MABCO, MGA, MGWO, MPSO), Sasikumar ve diğerleri (2022) tarafından sunulan Hibrit Çiçek Tozlaşma Algoritması (FPA) ile karşılaştırılmıştır. Yapılan karşılaştırmada, tüm algoritmaların FPA'ya göre belirgin şekilde daha düşük güç tüketimi (örneğin MABCO ile 317.9 mikrovat güç elde edilirken, FPA ile 712.2 mikrovat güç tüketimi elde edilmiştir) ve daha küçük devre alanı sunduğu kanıtlanmıştır(Rashid et al., 2023).

Çalışmada sunulan yöntemlerin performansı, 180 nm teknolojisindeki iki aşamalı operasyonel amplifikatörün kısıtsız optimizasyonu bağlamında Zhang ve diğerleri (2022) tarafından önerilen çok amaçlı Bayesian Optimizasyon yöntemi (MACE) ile karşılaştırılmıştır. Değiştirilmiş algoritmalar (özellikle MGA 2088.2 mikrometre kare ortalama değerle), kısıtsız optimizasyonda elde edilen en iyi alan değerleri açısından MACE yöntemiyle rekabetçi seviyede optimize edilmiş sonuçlar elde edebildiğini göstermiştir(Rashid et al., 2023).

Sonuç Bölümünün Sunduğu Çıkarımlar

Araştırmacılar, evrimsel algoritmalarda gerçekleştirilen yapısal değişikliklerin ve parametre ince ayarlarının, analog op-amp devre topolojilerinin optimizasyonunda kararlılık, yakınsama hızı ve toplam çalışma süresi açısından çok büyük kazanımlar sağladığını ortaya koymuştur. Önerilen parçacık üretici fonksiyonu ve onarım mekanizmaları sayesinde spice simülatör çağrılarının azaltılması, yüksek doğruluklu manuel devre tasarımı süreçlerinin otomatikleştirilmesinde bu yöntemlerin etkin ve hızlı bir alternatif olarak kullanılabileceğini göstermektedir(Rashid et al., 2023).

Literatür Taraması İçin Sunduğu Çerçeve

Bu araştırma, analog tümleşik devre tasarımında karşılaşılan manuel boyutlandırma ve yüksek hesaplama maliyetleri darboğazına yönelik yenilikçi bir otomasyon çerçevesi sunmaktadır. Literatürde mevcut olan simülasyon tabanlı optimizasyon çalışmalarının en büyük zafiyeti olan aşırı spice simülasyonu çağrısı (CSPR) ve tekrarlanan çalıştırmalardaki yüksek standart sapma problemlerini ele almaktadır. Önerilen parçacık üretici fonksiyonu (PGF) ve sınır onarım mekanizması, geleneksel evrimsel algoritmaların arama uzayını akıllıca daraltarak daha hızlı yakınsama elde etmelerini sağlamakta ve böylece analog tasarım otomasyonu literatüründe hesaplama yükünü hafifleten kritik bir referans noktası teşkil etmektedir.

Çalışma, geleneksel genetik algoritmalar (GA), parçacık sürü optimizasyonu (PSO) ve yapay arı kolonisi (ABCO) gibi standart meta-sezgisel algoritmaların temelleri üzerine inşa edilmiştir. Ancak literatürdeki standart uygulamaların aksine, bu algoritmaların analog devre tasarımı gibi kısıtlı ve doğrusal olmayan arama uzaylarında gösterdiği kararsız yakınsama davranışlarını ortadan kaldırmayı hedeflemektedir. Yazarlar, prior çalışmalarda yer alan rastgele başlangıç popülasyonu ve sınırsız mutasyon süreçlerini, devrenin matematiksel modeline dayanan sınırlar ve onarım işlevleriyle (repair-bounds) modifiye ederek literatürdeki mevcut kısıtlı optimizasyon yöntemlerinin ötesine geçmiş ve daha kararlı bir optimizasyon performansı sergilemiştir.

Bu makale, analog IC tasarımı alanındaki literatür taramalarına çok yönlü bir metodolojik katkı sunmaktadır. Farklı evrimsel arama stratejilerinin (bireysel tabanlı GA, sosyal hiyerarşi tabanlı GWO ve sürü zekası tabanlı PSO ile ABCO) aynı tasarım kısıtları ve teknoloji parametreleri (65 nm ve 180 nm) altında doğrudan karşılaştırılmasına olanak tanıyan kapsamlı bir benchmark sunmaktadır. Derleme çalışmaları için algoritmaların yakınsama hızı, simülasyon süreleri, standart sapma değerleri ve ngspice simülatör çağrı sayıları üzerinden detaylı bir taksonomi sunarak, araştırmacılara hangi tasarım senaryosunda hangi modifiye algoritmanın tercih edilmesi gerektiğine dair ampirik bir rehber sağlamaktadır.

Kaynakça

Sasikumar, A., Subramaniyaswamy, V., Jannali, R., Srinivasa Rao, V., Ravi, L. (2022). Design and area optimization of cmos operational amplifier circuit using hybrid flower pollination algorithm for iot end-node devices. Microprocessors and Microsystems, 93, 104610.
Zhang, S., Yang, F., Yan, C., Zhou, D., Zeng, X. (2022). An efficient batch-constrained bayesian optimization approach for analog circuit synthesis via multiobjective acquisition ensemble. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 41(1), 1-14.

Tez ve Makale Araştırmalarında Kullanım

Makalenin doğrulanmış yöntemi, bulguları ve kuramsal çerçevesi; tez ve makale çalışmalarında kullanılacağı bölümle birlikte aşağıdaki üç araştırma taslağına dönüştürülmüştür.

Tez veya makalede kullanım · literatüre-review

Analog tümleşik devre tasarımında simülasyon tabanlı optimizasyon yöntemlerinin en kritik darboğazı yüksek hesaplama maliyetleridir.

Bu makale, ngspice gibi ticari simülatörlerin optimizasyon döngülerinde yarattığı hesaplama yükünü hafifletmek için sınır onarım fonksiyonlarının kullanılmasının gerekliliğini savunurken güçlü bir kanıt olarak sunulacaktır(Rashid et al., 2023).

Geniş Kanallı ve Değişken Uzunluklu CMOS Op-Amp Tasarımlarında Çok Amaçlı Yapay Arı Kolonisi Optimizasyonu

Araştırma sorusu: Transistör kanal uzunluklarının karar değişkeni olarak tanımlanması, MABCO algoritmasının katlanmış kaskod op-amp alan ve güç tüketimi optimizasyonundaki yakınsama doğruluğunu nasıl etkiler?
Yöntem taslağı: Bu çalışmada, transistör uzunlukları ve genişlikleri karar değişkenleri olarak atanacaktır. Veriler, TSMC 180 nm teknoloji dosyaları kullanılarak ngspice simülatörü aracılığıyla toplanacaktır. Çok amaçlı optimizasyon tasarımı geliştirilecek ve sonuçlar Pareto eğrisi analizi ile değerlendirilecektir. Örneklem büyüklüğü simülasyon bazlı olup veri doygunluğuna ulaşana kadar en az 50 bağımsız çalıştırma yapılacaktır.

Makaleyle bağlantısı: Makalenin sonuç kısmında belirtilen, transistör uzunluklarının da karar değişkeni olarak sürece dahil edilebileceği ve çok amaçlı optimizasyon problemlerine genişletilebileceği yönündeki gelecek araştırma önerisinden türetilmiştir(Rashid et al., 2023).

Tez veya makalede kullanım · method

Evrimsel algoritmaların başlangıç popülasyonunun rastgele belirlenmesi yerine devrenin matematiksel modeline dayanan sınırlar içinde seçilmesi yakınsamayı hızlandırır.

Yazarların geliştirdiği Popülasyon Üretici Fonksiyonu (PGF) tasarımı, tez çalışmasında önerilecek yeni bir meta-sezgisel algoritmanın başlangıç aşaması için metodolojik bir temel oluşturacaktır(Rashid et al., 2023).

Farklı CMOS Teknolojilerinde İki Aşamalı Operasyonel Amplifikatörlerin Gürültü ve Alan Optimizasyonunun Karşılaştırmalı Analizi

Araştırma sorusu: Yarı iletken teknolojisinin 65 nm'den 28 nm'ye küçülmesi, MPSO ve MGWO algoritmalarının gürültü optimizasyonu sırasındaki simülatör çağrı sayısı gereksinimini nasıl değiştirir?
Yöntem taslağı: Farklı dökümhane dosyaları kullanılarak 65 nm, 45 nm ve 28 nm teknolojilerinde iki aşamalı Miller op-amp şemaları kurulacaktır. Gürültü analizi ngspice üzerinden gerçekleştirilerek veri toplanacaktır. Algoritmaların yakınsama hızları ve CSPR değerleri istatistiksel ANOVA testi ile karşılaştırılacaktır. İstatistiksel gücü sağlamak için her teknoloji ve algoritma kombinasyonu için en az 30 bağımsız optimizasyon çalıştırılacaktır.

Makaleyle bağlantısı: Makalede sunulan gürültü optimizasyon tabloları ile 65 nm/180 nm karşılaştırmalı metodolojisinden ilham alınarak, daha gelişmiş alt-mikron teknolojilerdeki gürültü davranışını incelemek amacıyla tasarlanmıştır(Rashid et al., 2023).

Tez veya makalede kullanım · Tartışma

Yapay Arı Kolonisi algoritması, parametre hassasiyetinin azaltılması durumunda kararlı analog devre boyutlandırmasında diğer evrimsel yaklaşımlara göre daha başarılıdır.

Tez bulgularının tartışılması aşamasında, geliştirilen boyutlandırma algoritmasının kararlılık performansı makaledeki MABCO sonuçlarıyla kıyaslanarak temellendirilecektir(Rashid et al., 2023).

Analog Devre Otomasyonunda Matematiksel Sınır Onarım Fonksiyonlarının Yapay Sınır Ağları Tabanlı Yaklaşık Modellerle İkamesi

Araştırma sorusu: Transistör doyum kısıtlarını tahmin etmek üzere eğitilmiş bir Yapay Sınır Ağının sınır onarım fonksiyonu olarak kullanılması, MGA algoritmasının toplam yakınsama süresini ne ölçüde azaltır?
Yöntem taslağı: Öncelikle ngspice simülasyonlarından elde edilen DC işletim noktası verileriyle bir YSA yaklaşık modeli eğitilecektir. Bu model, MGA'nın onarım-sınırları döngüsüne entegre edilecektir. Yöntemin performansı, makaledeki geleneksel PGF tabanlı MGA ile çalışma süresi ve yakınsama doğruluğu açısından t-testi kullanılarak karşılaştırılacaktır.

Makaleyle bağlantısı: Makalenin giriş kısmında bahsedilen makine öğrenmesi destekli ve yapay sınır ağı tabanlı optimizasyon yöntemleri ile önerilen onarım fonksiyonunun entegrasyon potansiyelinden yola çıkılarak kurgulanmıştır(Rashid et al., 2023).